Digital-til-analog (DAC), Analog-til-digital (ADC) -omformere forklaret

Digital-til-analog (DAC), Analog-til-digital (ADC) -omformere forklaret

TIL digital-til-analog konverter ( Dacian , D / A , D2A , eller D-til-A ) er et kredsløb designet til at konvertere et digitalt indgangssignal til et analogt udgangssignal. Analog-til-digital-konverteren (ADC) fungerer på den modsatte måde og omdanner et analogt indgangssignal til et digitalt output.



I denne artikel diskuterer vi grundigt, hvordan digitale til analoge og analoge til digitale omformerkredse fungerer ved hjælp af diagrammer og formler.

I elektronik kan vi finde spændinger og strømme, der varierer kontinuerligt med forskellige områder og størrelser.





I digitale kredsløb er spændingssignalet i to former, enten som et logisk højt eller logisk lavt logisk niveau, som repræsenterer binære værdier på 1 eller 0.

I en analog til digital-omformer (ADC) er det analoge indgangssignal repræsenteret som en digital størrelse, mens en digital-analog konverter (DAC) konverterer den digitale størrelse tilbage til et analogt signal.



Sådan fungerer digitale til analoge konvertere

Digital-til-analog konverteringsproces kan udføres gennem mange forskellige teknikker.

En velkendt metode bruger et netværk af modstande, kendt som stigenetværk.

Et stigenetværk er designet til at acceptere indgange, der involverer binære værdier, typisk ved 0 V eller Vref og leverer en udgangsspænding svarende til størrelsen af ​​den binære indgang.

Figuren nedenfor viser et stigenetværk, der bruger 4 indgangsspændinger, der repræsenterer 4 bits digitale data og en jævnspændingsudgang.

Udgangsspændingen er proportional med den digitale indgangsværdi som udtrykt ved ligningen:

DAC-stigenetværk

Løsning af ovenstående eksempel får vi følgende udgangsspænding:

Som vi ser, en digital indgang på 0110tobliver konverteret til en analog udgang på 6 V.

Formålet med stigenetværket er at ændre de 16 potentielle binære størrelser
gennem 0000 til 1111 til en af ​​de 16 spændingsmængder med intervaller på V.ref/ 16.

Derfor kan det være muligt at behandle flere binære input ved at inkludere flere antal stigenheder og at opnå højere kvantisering for hvert trin.

Betydning, antag, hvis vi bruger et 10-trins stigenetværk, vil det være muligt at øge spændingstrinnets størrelse eller opløsningen til Vref/to10eller Vref/ 1024. I dette tilfælde, hvis vi brugte en referencespænding V.ref= 10 V ville generere udgangsspænding i trin på 10 V / 1024 eller ved omkring 10 mV.

Således vil tilføjelse af flere stiger etaper give os en forholdsvis højere opløsning.

Typisk for n antal stigetrin, kan dette repræsenteres ved hjælp af følgende formel:

Vref/ ton

DAC-blokdiagram

Figuren nedenfor viser blokdiagrammet for en standard DAC ved hjælp af et stigenetværk, refereret til som en R-2R stige. Dette kan ses låst mellem referencestrømskilde og strømkontakter.

De aktuelle afbrydere er forbundet med de binære afbrydere, der producerer en udgangsstrøm, der er proportional med den indgående binære værdi.

De binære indgange skifter de respektive ben på stigen, hvilket muliggør en udgangsstrøm, der er en vægtet sum af den aktuelle reference.

Om nødvendigt kan modstande tilsluttes med udgangene til fortolkning af resultatet som analog udgang.

DAC IC ved hjælp af R-2R stigenetværk.

Sådan fungerer analog-til-digitale konvertere

Indtil videre har vi diskuteret, hvordan man konverterer digitale til analoge signaler, lad os nu lære, hvordan man gør det modsatte, det vil sige konvertere et analogt signal til et digitalt signal. Dette kan implementeres ved hjælp af en velkendt metode kaldet dual-hældningsmetode .

Den følgende figur viser blokdiagrammet til standard ADC-konverter med dobbelt hældning.

Analog-til-digital konvertering ved hjælp af dual-hældningsmetode: (a) logisk diagram (b) bølgeform.

Her anvendes en elektronisk switch til at overføre det ønskede analoge indgangssignal til en integrator, også kaldet en rampegenerator. Denne rampegenerator kan være i form af en kondensator, der er ladet med en konstant strøm til generering af den lineære rampe. Dette producerer den krævede digitale konvertering gennem et modtrin, der fungerer i både positive og negative hældningsintervaller for integratoren.

Metoden kan forstås med følgende beskrivelse:

Tællerens fulde måleområde bestemmer det faste tidsinterval. I dette interval får den analoge indgangsspænding, der påføres integratoren, komparatorens indgangsspænding til at stige til et positivt niveau.

Henvisning til (b) sektionen i diagrammet ovenfor viser, at spændingen fra integratoren i slutningen af ​​det faste tidsinterval er højere end den indgangsspænding, der er større i størrelsesorden.

Når det faste tidsinterval er færdigt, sættes optællingen til 0, hvilket beder den elektroniske omskifter om at forbinde integratoren til et fast referenceindgangsspændingsniveau. Herefter begynder integratorens output, som også er kondensatorens indgang, med en konstant hastighed.

I løbet af denne periode fortsætter tælleren med at komme fremad, mens output fra integratoren fortsætter med at falde med en konstant hastighed, indtil den går under komparators referencespænding. Dette får komparatoroutputtet til at ændre tilstand og udløser kontrollogikfasen for at stoppe optællingen.

Den lagrede digitale størrelse inde i tælleren bliver konverterens digitale output.

Brugen af ​​et fælles ur- og integratortrin under både de positive og negative hældningsintervaller tilføjer en slags kompensation for at kontrollere driften af ​​urfrekvensen og nøjagtighedsgrænsen for integratoren.

Det kan være muligt at skalere tælleroutputtet pr. Brugerpræference ved passende at indstille referenceindgangsværdien og klokkehastigheden. Vi kan have tælleren som binær, BCD eller i andet digitalt format, hvis det er nødvendigt.

Brug af Ladder Network

Stigenetværksmetoden ved hjælp af tæller- og komparatorfaser er en anden ideel måde at implementere analog til digital konvertering på. I denne metode begynder en tæller at tælle fra nul, der driver et stigenetværk, der genererer en trinvis stigende spænding, der ligner en trappe (se figur nedenfor).

Analog-til-digital konverteringsproces ved hjælp af stigenetværk: (a) logisk diagram (b) bølgeformdiagram.

Processen tillader spændingen at stige med hvert tælletrin.

En komparator overvåger denne stigende trappespænding og sammenligner den med den analoge indgangsspænding. Så snart komparatoren registrerer trappespændingen, der går over den analoge indgang, beder dens output om at stoppe optællingen.

Tællerværdien på dette tidspunkt bliver det digitale ækvivalent af det analoge signal.

Ændringsniveauet i spændingen, der genereres af trappesignalets trin, bestemmes af mængden af ​​anvendte tællebits.

For eksempel vil en 12-trins tæller, der bruger 10 V-reference, betjene et 10-trins stigenetværk med trinspændinger på:

Vref/to12= 10 V / 4096 = 2,4 mV

Dette skaber en konverteringsopløsning på 2,4 mV. Den tid, der kræves til udførelsen af ​​konverteringen, bestemmes af tællerens klokfrekvens.

Hvis urhastigheden på 1 MHz bruges til at betjene en 12-trins tæller, vil den maksimale tid, det tager for konverteringen, være:

4096 x 1 μs = 4096 μs ≈ 4,1 ms

Det mindste antal konverteringer, der kan være mulig pr. Sekund, kan findes som:

ingen. af konverteringer = 1 / 4,1 ms ≈ 244 konverteringer / sekund

Faktorer, der påvirker konverteringsprocessen

I betragtning af at nogle konverteringer kan kræve højere, og nogle måske kræver lavere optællingstid, kan typisk en konverteringstid = 4,1 ms / 2 = 2,05 ms være en god værdi.

Dette giver et 2 x 244 = 488 antal konverteringer i gennemsnit.

Langsommere urhastighed vil betyde færre konverteringer pr. Sekund.

En konverter, der arbejder med et lavere antal tælletrin (lav opløsning), ville have en højere konverteringsfrekvens.

Nøjagtigheden af ​​konverteren bestemmes af nøjagtigheden af ​​compartaor.




Forrige: Sådan beregnes ferritkernetransformere Næste: Ultralyds brændstofniveauindikator kredsløb