I digital elektronik , en Latch er en slags a logisk kredsløb , og det er også kendt som en bistabil-multivibrator . Fordi den har to stabile tilstande, nemlig aktiv høj såvel som aktiv lav. Det fungerer som en lagerenhed ved at holde dataene gennem en feedbackbane. Den gemmer 1-bit data, så længe apparatet er aktiveret. Når aktivering er erklæret, kan låsen straks ændre de lagrede data. Den prøver konstant indgangene, når aktiveringssignalet er aktiveret. Arbejdet med disse kredsløb kan udføres i 2-tilstande baseret på aktiveringssignalet, der er højt eller ellers lavt. Når låsekredsløbet er i en aktiv høj tilstand, er begge i / ps lave. Tilsvarende, når låsekredsløbet derefter er en aktiv lav tilstand, så er begge i / ps høje.
Forskellige typer låse
Låsene kan klassificeres i forskellige typer, som inkluderer SR-lås, Gated SR-lås , D-lås , Gated D Latch, JK Latch og T Latch.
SR-lås
En SR-lås (indstil / nulstil) er et asynkront apparat, og det fungerer separat for styresignaler afhængigt af S-tilstand og R-indgange. SR-låsen ved hjælp af 2-NOR-porte med en kryds-sløjfeforbindelse er vist nedenfor. Disse låse kan bygges med NAND porte også de to indgange udveksles såvel som annulleres. Så det kaldes som SR'-lås.
SR-lås
Hver gang der gives et højt input til S-linjen på låsen, bliver output Q højt. I feedbackprocessen forbliver output Q højt, når S-input igen bliver lav. På denne måde fungerer låsen som en hukommelsesenhed.
Ligeledes gives der en høj input til låsenes R-linje, så bliver Q-udgangen lav (og Q 'høj), så nulstilles hukommelsen i låsen effektivt. Når begge indgange på låsen er lave, forbliver den i sin tidligere indstillede tilstand eller reset-tilstand. Det tilstandsovergangstabel eller sandhedstabel af SR-låsen er vist nedenfor.
| S | R | Q | Q ' |
| 0 | 0 | Lås | Lås |
0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
1 | 1 | 0 | 0 |
Når begge indgange er høje på én gang, er der problemer: det fortælles mod samtidig at generere en høj Q & low Q. Dette genererer en løbetilstand i kredsløbet, enten flip flop opnår noget ved at ændre først, vil reagere på den anden og erklærer sig selv . Fortrinsvis begge dele Logiske porte er ens, og enheden vil være i en udefineret tilstand på ubestemt tid.
Gated SR-lås
I nogle tilfælde kan det være populært at bestille, når låsen kan og ikke kan låses. Den enkle udvidelse af en SR-lås er intet andet end en gated SR-lås . Det giver en Enable-linje, der skal køres højt, før informationen kan låses. Selvom en kontrollinie er nødvendig, er låsen ikke synkron på grund af indgangene, som kan ændre udgangen selv midt i en aktiveringspuls.
Gated SR-lås
Når input af en Enable er lav, skal o / ps fra portene også være mindre, hvorfor Q & Q-udgangene forbliver låst mod den tidligere information. Simpelthen når aktiveret i / p er højt, kan låsen placeres som vist i tabelform. Som aktiveringslinjen er angivet, er en gated SR-lås lige i processen mod en SR-lås. Nogle gange er en aktiveringslinie et CLK-signal, men det er en læse / skrive-strobe.
CLK | S | R | Q (t + 1) |
0 | x | x | Q (t) (ingen ændring) |
| 1 | 0 | 0 | Q (t) (ingen ændring) |
1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
1 | 1 | 1 | x |
D Lås
Datalåsen er en let udvidelse til den gatede SR-låse, der eliminerer chancen for uacceptable inputtilstande. Fordi den gatede SR-lås lader os fastgøre output uden at anvende indgangene på S eller R, kan vi eliminere en af i / ps ved at køre begge indgange med en modsat driver. Vi eliminerer en input og gør den automatisk modsat den resterende input.
D Lås
D-låsen udsender input af D, når Enable-linjen er høj, ellers er outputen, hvad D-input var, når Enable-input var sidst høj. Dette er grunden til, at det er kendt som en gennemsigtig lås. Når Enable er angivet, kaldes låsen som gennemsigtig, og signalerne spredes lige igennem, da hvis den ikke er til stede.
ER | D | Q | Q ' |
0 | 0 | Lås | Lås |
0 | 1 | Lås | Lås |
1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Gated D Latch
TIL låst D-lås er designet simpelthen ved at ændre en gated SR-latch, og den eneste ændring i den gated SR-latch er, at input R skal modificeres til inverteret S. Gated latch kan ikke dannes fra SR-latch ved hjælp af NOR er vist nedenfor.
Gated D Latch
Når CLK ellers er aktiv, er o / p-låsen noget på input af D. Tilsvarende når CLK er lav, så er D i / p for den endelige aktivering high output.
CLK | D | Q (t + 1) |
| 0 | x | Q (t) |
1 | 0 | 0 |
| 1 | 1 | 1 |
Låsekredsløbet vil slet ikke opleve en race-tilstand på grund af den eneste D-indgang er omvendt for at tilbyde begge indgangene. Derfor er der ingen mulighed for lignende inputtilstand. D-låsekredsløbet kan således anvendes sikkert i flere kredsløb.
JK Latch
Begge dele JK-lås , såvel som RS-låsen, er ens. Denne låse omfatter to indgange, nemlig J og K, som er vist i det følgende logiske portdiagram. I denne type lås er den uklare tilstand fjernet her. Når JK-låseindgangene er høje, skiftes output. Den eneste forskel, vi kan observere her, er outputfeedback mod input, som ikke er til stede i RS-låsen.
JK Latch
T Lås
Det T-lås kan dannes, når JK-låseindgangene kortsluttes. Funktionen af T Latch vil være sådan, når låsens input er høj, og derefter skiftes output.
T Lås
Fordele ved låse
Det fordelene ved låse inkluderer følgende.
- Designet af låse er meget fleksibelt, når vi sammenligner med FF'er (flip-flops)
- Låsene bruger mindre strøm.
- Udførelsen af låsen i designet af højhastighedskredsløbet er hurtig, fordi disse er asynkrone inden for designet, og der ikke er behov for CLK-signal.
- Låsens form er meget lille og optager mindre areal
- Hvis driften af låsebaseret kredsløb ikke er afsluttet på et bestemt tidspunkt, låner de den nødvendige tid fra andre til at fuldføre operationen
- Låse giver aggressiv ur i kontrast til flip-flop kredsløb .
Ulemper ved låse
Det ulemper ved låse inkluderer følgende.
- Der vil være en chance for at påvirke løbetilstanden, så disse forventes mindre.
- Når en lås er niveaufølsom, er der en chance for metastabilitet.
- Det er vanskeligt at analysere kredsløbet på grund af egenskaben til niveaufølsom.
- Kredsløbet kan testes ved hjælp af et ekstra CAD-program
Anvendelse af låse
Det anvendelser af låse inkluderer følgende.
- Generelt bruges låsene til at holde bitens betingelser til at kode binære tal
- Låse er enkeltbitlagringselementer, der er meget anvendt i databehandling såvel som datalagring.
- Låse bruges i kredsløbene som strømport og ur som en lagerenhed.
- D-låse er anvendelige til asynkrone systemer som input- eller outputporte.
- Datalås bruges i synkrone tofasesystemer til reduktion af transitantal.
Således handler alt om en oversigt over låse. Dette er byggestenene til sekventielle kredsløb . Designet af dette kan gøres ved hjælp af logiske porte. Driften afhænger hovedsageligt af input af en aktiveringsfunktion. Her er et spørgsmål til dig, hvad er de to arbejdstilstande for låser?
